32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹

Vol. 31, No. 3, pp. 331-340, 6월. 2021
10.13089/JKIISC.2021.31.3.331, Full Text:
Keywords: Benchmarking, ARIA, PIPO, LEA, RISC-V
Abstract

5G를 포함한 통신 산업이 발전함에 따라, 모바일 임베디드 시스템을 위한 특수목적의 초소형 컴퓨터인 SoC (System on Chip)의 개발이 증대되고 있다. 이에 따라, 산업체와 기업들의 기술 설계의 패러다임이 변화하고 있다. 기존의 공정은 기업들이 마이크로 아키텍처를 구매하였다면, 지금은 ISA (Instruction Set Architecture)를 사들여, 기업이 직접 아키텍처를 설계한다. RISC-V는 축소 명령어 집합 컴퓨터 기반의 개방형 명령어 집합이다. RISC-V는 모듈화를 통하여 확장이 가능한 ISA를 탑재했으며, 현재 전 세계적 기업들의 지원을 통하여 ISA의 확장 버전 등이 개발되고 있다. 본 논문에서는 RISC-V에서 국산 블록 암호 ARIA, LEA, PIPO에 대하여 성능 벤치마킹과 분석 결과를 제공한다. 또한, RISC-V의 기본 명령어 집합과 특징을 활용한 구현 방법을 제안하고 성능을 논의한다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
곽유진, 서석충 and 김영범, "32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹," Journal of The Korea Institute of Information Security and Cryptology, vol. 31, no. 3, pp. 331-340, 2021. DOI: 10.13089/JKIISC.2021.31.3.331.

[ACM Style]
곽유진, 서석충, and 김영범. 2021. 32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹. Journal of The Korea Institute of Information Security and Cryptology, 31, 3, (2021), 331-340. DOI: 10.13089/JKIISC.2021.31.3.331.