래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기 설계

Vol. 17, No. 6, pp. 29-40, 12월. 2007
10.13089/JKIISC.2007.17.6.29, Full Text:
Keywords: RSA processor, High-speed, High-radix, Chinese Remainder Theorem
Abstract

본 논문에서는 래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기를 제안하고 그 구현 결과를 제시한다. 캐리저장 가산기 기반의 래딕스-4 몽고메리 곱셈기를 제안하고, 중국인의 나머지 정리를 적용할 수 있도록 그 구조를 확장하였다. 이를 바탕으로 설계한 1024-비트 RSA 연산기는 1024-비트 모듈러 지수승을 0.84M 클락 사이클, 512-비트 지수승은 0.25M 클락 사이클 동안 각각 계산할 수 있으며, 0.18um 공정을 이용하여 구현한 결과, 최대 300MHz 클락 속도를 가지므로 1024-비트 지수승은 365Kbps, 512-비트 지수승은 1,233Kbps의 성능을 각각 가진다. 또한 고속 RSA 암호 시스템의 구현을 위해, 몽고메리 매핑 계수 계산 및 중국인 나머지 정리의 전처리 과정에 적용할 수 있도록 모듈러 감산 기능을 하드웨어로 구현하였다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
B. Koo, G. Ryu, T. Chang and S. Lee, "Design of high-speed RSA processor based on radix-4 Montgomery multiplier," Journal of The Korea Institute of Information Security and Cryptology, vol. 17, no. 6, pp. 29-40, 2007. DOI: 10.13089/JKIISC.2007.17.6.29.

[ACM Style]
Bon-Seok Koo, Gwon-Ho Ryu, Tae-Joo Chang, and Sang-Jin Lee. 2007. Design of high-speed RSA processor based on radix-4 Montgomery multiplier. Journal of The Korea Institute of Information Security and Cryptology, 17, 6, (2007), 29-40. DOI: 10.13089/JKIISC.2007.17.6.29.