경량화된 확산계층을 이용한 32-비트 구조의 소형 ARIA 연산기 구현

Vol. 16, No. 6, pp. 15-24, 12월. 2006
10.13089/JKIISC.2006.16.6.15, Full Text:
Keywords: ARIA processor, Diffusion, Light Weight, gate count
Abstract

최근 휴대용 기기의 중요성이 증가하면서 이에 적합한 암호 구현이 요구되고 있으나, 기존의 암호 구현 방식이 속도에 중점을 두고 있어 휴대용 기기에서 요구하는 전력 소모나 면적을 만족하지 못하고 있다. 따라서 휴대용 기기에 적합한 암호 알고리즘의 경량 구현이 매우 중요한 과제로 떠오르고 있다. 이 논문에서는 국내 KS 표준 알고리즘인 ARIA 알고리즘을 32-비트 구조를 이용하여 경량화하는 방법을 제안한다. 확산 계층의 새로운 설계를 이용하여 구현된 결과는 아남 0.25um공정에서 11301 게이트를 차지하며, 128-비트 키를 이용할 때 87/278/256 클락 (초기화/암호화/복호화)을 소모한다. 그리고 128-비트 키만을 지원하는 기존의 구현과 달리, 256-비트 키까지 지원하도록 구성하여 ARIA 알고리즘의 표준을 완벽히 구현하였다. 이를 통해 지금까지 알려진 가장 경량화된 구현 결과와 비교하면 면적은 7% 감소, 속도는 13% 향상된 결과이다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
G. Ryu, B. Koo, S. Yang and T. Chang, "Area Efficient Implementation of 32-bit Architecture of ARIA Block Cipher Using Light Weight Diffusion Layer," Journal of The Korea Institute of Information Security and Cryptology, vol. 16, no. 6, pp. 15-24, 2006. DOI: 10.13089/JKIISC.2006.16.6.15.

[ACM Style]
Gwon-Ho Ryu, Bon-Seok Koo, Sang-Woon Yang, and Tae-Joo Chang. 2006. Area Efficient Implementation of 32-bit Architecture of ARIA Block Cipher Using Light Weight Diffusion Layer. Journal of The Korea Institute of Information Security and Cryptology, 16, 6, (2006), 15-24. DOI: 10.13089/JKIISC.2006.16.6.15.