모듈화된 라운드 키 생성회로를 갖는 AES 암호 프로세서의 설계

Vol. 12, No. 5, pp. 15-26, 10월. 2002
10.13089/JKIISC.2002.12.5.15, Full Text:
Keywords: AES(Advanced Encryption Standard), Key Scheduler, block cipher, Cryptographic Processor
Abstract

본 논문에서는 AES Rijndael 블록 암호 알고리즘을 구현하는 고속 암호 프로세서를 설계하였다. 기존 Rijndael 알고리즘의 고속 동작을 제약하는 라운드 키 계산에 따른 성능 저하 문제를 제거하기 위해, 연산 라운드 구조를 수정하여 라운드 키 계산 동작을 1 라운드 이전에 온라인 방식으로 처리하는 방식을 사용하였다. 그리고 128, 192, 256 비트 키를 지원하는 모듈화된 라운드 키 생성회로를 설계하였다. 설계된 암호 프로세서는 라운드 당 1 클록을 사용하는 반복 연산 구조를 갖고 있으며, 다양한 응용 분야에 적용하기 위해 기존 ECB, CBC 모드와 함께 AES의 새로운 동작 모드로 고려되고 있는 CTR 모드를 지원한다. Verilog HDL로 모델링된 암호 프로세서는 0.25$\mu\textrm{m}$ CMOS 공정의 표준 셀 라이브러리로 합성한 결과 약 51,000개의 게이트로 구성되며, 시뮬레이션 결과 7.5ns의 최대 지연을 가지고 있어서 2.5V 전압에서 125Mhz의 동작 주파수를 갖는다. 설계된 프로세서는 키 길이가 128 비트인 ECB 모드인 경우 약 1.45Gbps의 암.복호율의 성능을 갖는다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
최병윤, 박영수 and 전성익, "Design of AES Cryptographic Processor with Modular Round Key Generator," Journal of The Korea Institute of Information Security and Cryptology, vol. 12, no. 5, pp. 15-26, 2002. DOI: 10.13089/JKIISC.2002.12.5.15.

[ACM Style]
최병윤, 박영수, and 전성익. 2002. Design of AES Cryptographic Processor with Modular Round Key Generator. Journal of The Korea Institute of Information Security and Cryptology, 12, 5, (2002), 15-26. DOI: 10.13089/JKIISC.2002.12.5.15.