BIL 비트스트림 역공학 도구 개선 연구

Vol. 28, No. 5, pp. 1225-1231, 9월. 2018
10.13089/JKIISC.2018.28.5.1225, Full Text:
Keywords: Hardware Trojan, Cross-correlation Algorithm, Reverse-Engineering, XDLRC, PIP
Abstract

FPGA(Field Programmable Gate Array)를 이용한 시스템 개발은 개발 시간 단축 및 비용 절감을 위해 제3자에게 아웃소싱하는 형태로 발전하고 있다. 이러한 과정에서 악의적인 기능 및 오작동을 유발하는 하드웨어 악성기능(Hardware Trojan)이 시스템에 유입될 위협 또한 증가하고 있다. 하드웨어 악성기능의 탐지를 위해 다양한방법들이 제시되고 있으나 FPGA에 탑재되는 비트스트림을 직접 수정하는 형태의 하드웨어 악성기능은 기존에 제시된 방법으로 탐지하기 어렵다. 이러한 유형의 하드웨어 악성기능 탐지를 위해서는 비트스트림으로부터 구현된 회로를 식별 가능한 수준으로 역공학하는 과정이 필요하며, 회로를 구성하는 여러 요소 중 특히 신호의 입출력 흐름을파악할 수 있는 연결 정보를 역공학하는 것이 중요하다. 본 논문에서는 FPGA 비트스트림으로부터 연결 정보를 복구하는 도구인 BIL을 분석하고 이를 개선하기 위한 방법을 제시한다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
윤정환, 서예지, 장재동 and 권태경, "A Study on the BIL Bitstream Reverse-Engineering Tool-Chain Improvement," Journal of The Korea Institute of Information Security and Cryptology, vol. 28, no. 5, pp. 1225-1231, 2018. DOI: 10.13089/JKIISC.2018.28.5.1225.

[ACM Style]
윤정환, 서예지, 장재동, and 권태경. 2018. A Study on the BIL Bitstream Reverse-Engineering Tool-Chain Improvement. Journal of The Korea Institute of Information Security and Cryptology, 28, 5, (2018), 1225-1231. DOI: 10.13089/JKIISC.2018.28.5.1225.