RSA 암호시스템을 위한 모듈러 지수 연산 프로세서 설계

Vol. 10, No. 4, pp. 3-12, 8월. 2000
10.13089/JKIISC.2000.10.4.3, Full Text:
Keywords: RSA Cryptosystem, Modular Processor, systolic array, Montgomery algorithm
Abstract

본 논문에서는 몽고메리 알고리즘을 사용하여 모듈러 곱셈을 빠르게 수행하는 선형 시스톨릭 어레이를 설계하고, 이 곱셈기와 LR 이진 제곱 곱셈 알고리즘을 사용하여 n 비트 메시지 블록에 대해 모듈러 지수 연산을 수행하는 지수 연산 프로세서를 설계한다 이 프로세서는 제어장치, 입출력 시프트 레지스터, 지수 연산 장치 등 3개의 영역으로 나 누어진다. 설계된 지수 연산 프로세서의 동작을 검증하기 위해 VHDL를 사용하여 모델링하고 MAX+PLUS II를 사용하여 시뮬레이션 한다. 메시지 블록의 길이 n=512일 때 설계된 지수 연산 프로세서의 지연 시간은 59.5ms이다. 설계된 모듈러 지수 연산 프로세서는 RSA 칩(chip)에 이용될 수 있을 것이다.

Statistics
Show / Hide Statistics

Statistics (Cumulative Counts from December 1st, 2017)
Multiple requests among the same browser session are counted as one view.
If you mouse over a chart, the values of data points will be shown.


Cite this article
[IEEE Style]
허영준, 박혜경, 이건직, 이원호 and 유기영, "Design of Modular Exponentiation Processor for RSA Cryptography," Journal of The Korea Institute of Information Security and Cryptology, vol. 10, no. 4, pp. 3-12, 2000. DOI: 10.13089/JKIISC.2000.10.4.3.

[ACM Style]
허영준, 박혜경, 이건직, 이원호, and 유기영. 2000. Design of Modular Exponentiation Processor for RSA Cryptography. Journal of The Korea Institute of Information Security and Cryptology, 10, 4, (2000), 3-12. DOI: 10.13089/JKIISC.2000.10.4.3.